1. 内存类（DDR系列）
| 信号类型 | 阻抗要求 | 技术说明 |
|---|---|---|
| DDR3 单端 | 40-50Ω | 数据/地址线（需等长布线，±10%） |
| DDR3 差分时钟 | 80-100Ω | CK+/CK-（动态阻抗匹配优先） |
| DDR4 单端 | 48Ω ±10% | 支持更高频率（≥2400MHz） |
| DDR4 差分时钟 | 96Ω ±8% | 严格时序控制（建议TDR校准） |
| DDR5 单端 | 40Ω ±10% | 支持4800MHz+，需参考完整地平面 |
| DDR5 差分时钟 | 90Ω ±5% | 低电压摆幅（POD逻辑） |
2. 高速接口类
| 信号类型 | 阻抗要求 | 技术说明 |
|---|---|---|
| USB4/雷电3/4（差分） | 85Ω ±7% | 40Gbps+速率，需对称带状线设计 |
| PCIe Gen4/5（差分） | 85Ω ±5% | Gen5建议使用超低损耗板材（如Megtron6） |
| HDMI 2.1（差分） | 100Ω ±15% | 支持8K@60Hz，需控制对内偏差<5mil |
| DisplayPort 2.1 | 90Ω ±10% | UHBR20模式需阻抗连续 |
3. 网络与通信类
| 信号类型 | 阻抗要求 | 技术说明 |
|---|---|---|
| 10G/25G以太网（差分） | 100Ω ±5% | SFP+/QSFP+接口，优先使用LVDS电平 |
| MIPI D-PHY（差分） | 100Ω ±10% | 摄像头/显示屏接口（1.5Gbps+） |
| 5G NR射频线（单端） | 50Ω ±5% | 基站设备PCB，需控制介电常数一致性 |
4. 存储与工业类
| 信号类型 | 阻抗要求 | 技术说明 |
|---|---|---|
| SATA 3.0（差分） | 90Ω ±10% | 6Gbps速率，建议长度≤12英寸 |
| SAS 4.0（差分） | 85Ω ±7% | 24Gbps高速存储接口 |
| CAN总线（差分） | 120Ω ±5% | 汽车电子终端需并联120Ω电阻 |
设计要点
- DDR5优化：
- 使用微带线+地孔阵列降低回路电感；
- 差分时钟建议包地处理，阻抗波动控制在±3%内。
- PCIe Gen5/6：
- 优先选择超低粗糙度铜箔（RTF/VLP）；
- 差分对内偏差≤2mil，长度匹配≤1ps。
- 高频板材选择：
- 10GHz+设计用Rogers RO4350B（ε_r=3.48）；
- 成本敏感场景可用Isola I-Tera MT40（ε_r=3.45）。
皖ICP备19005993号